Percobaan 1 kondisi 4
Buatlah gambar rangkaian seperti gambar rangkaian percobaan 1 dengan menggunakan RS flip flop dan output 4 bit
Buatlah gambar rangkaian seperti gambar rangkaian percobaan 1 dengan menggunakan RS flip flop dan output 4 bit
2. Gambar Rangkaian Simulasi
[Kembali]
Gambar 1. Rangkaian Percobaan 1 Kondisi 4
3. Video Simulasi [Kembali]
Video 1. Rangkaian Percobaan 1 Kondisi 4
4. Prinsip Kerja Rangkaian [Kembali]
Pada percobaan 1 ini menggunakan 4 buah J-K flip-flop sehingga dapat menampilkan output 4 bit. Kaki inputan S pada J-K flip-flop terhubung dengan saklar 1 sedangkan inputan R pada J-K flip-flop terhubung dengan saklar 2, inputan R dan S ini memiliki kondisi Aktif Low artinya akan aktif apabila dihubungkan ke Ground atau diberi logika 0, namun pada percobaaan ini inputan R dan S dihubungkan dengan saklar 2 dan saklar 1 yang terhubung ke VCC atau berlogika 1 sehingga inputan R dan S tidak akhif. Maka output pada J-K flip-flop dikendalikan oleh inputan J dan K. Pada percobaan ini menggunakan rangkaian Counter Asynchronous. Counter Asynchrounous adalah counter yang memiliki perbedaan waktu masukan input CLK pada flip-flop, hal ini disebabkan karena clock dipasang secara seri sehingga menyebabkan delay waktu untuk masukkan CLK flip-flop berikutnya.
Inputan pada kaki J dan K pada percobaan ini dihubungkan ke VCC atau berlogika 1 sehingga J dan K aktif, dimana sesuai pada modul 2 apabila inputan J dan K diberi logika 1 maka output akan dipengaruhi oleh inputan pada kaki CLK. Inputan flip-flop 1 terhubung ke clock sehingga akan menghasilkan keluaran dengan kondisi toggle, artinya pada pada saat fall time dari 1 ke 0 pada CLK akan terjadi perubahan output pada Q. karena pada counter asynchronous ini dihubungkan secara seri maka untuk flip-flop 2, 3, dan 4, inputan CLK-nya dihubungkan pada output Q. Perpindahan dari output Q pada flip-flop 1 ke inputan CLK pada flip-flop 2 terdapat delay atau perbedaan waktu. Perbedaan waktu inilah yang menyebabkan counter ini disebut sebagai counter asyncrounous.
Output Q dari masing-masing flip-flop ini dihubungkan ke logicprobe sehingga terdapat 4 logicprobe yang dapat membentuk bilangan biner 4 bit yaitu dari 0-15. Perhitungannya :
dengan bilangan biner 0000, 0001, 0010, 0011, 0100, 0101, 0110, 0111, 1000, 1001, 1010, 1011, 1100, 1101, 1110, 1111
File Rangkaian Proteus [ Download ]
File Gambar Rangkaian [ Download ]
File datasheet 74LS112 [ Download ]
