Percobaan 1 Kondisi 6
Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=1, B1=1, B2=1, B3=clock, B4=0, B5=don’t care, B6=0
2. Gambar Rangkaian Simulasi
[Kembali]
.png)
Gambar 1. Rangkaian Percobaan 1 Kondisi 6
3. Video Simulasi [Kembali]
Video 1. Rangkaian Percobaan 1 Kondisi 6
4. Prinsip Kerja Rangkaian [Kembali]
Pada percobaan 1 kondisi 6 ini di mana menggunakan J-K flip-flop dan D
flip-flop.
J-K flip-flop merupakan rangkaian eletronika yang memiliki kelebihan
tidak adanya kondisi terlarang, artinya berapapun inputan yang diberikan maka
akan terjadi perubahan pada outputnya; J-K flip-flop ini memiliki 4 kondisi
yaitu kondisi set, reset, toggle, dan tidak berubah/tetap.
- Kodisi Set; dapat dibentuk dengan mengaktifkan kaki set; apabila kaki setnya aktif low( ditandai dengan bulatan) maka dapat memberi inputan 0 atau dihubungkan ke ground untuk mengaktifkannya, namun apabila kaki setnya berlogika high maka dapat memberi logika 1 atau dihubungkan ke VCC untuk mengaktifkannya. Kondisi Set ini dapat juga di aktifkan dengan memberikan logika 1 pada kaki J dan logika 0 pada kaki K dengan syarat kaki R dan S nya harus dalam keadaan tidak aktif.
- Kondisi Reset; dapat dibentuk dengan mengaktifkan kaki reset; apabila kaki resetnya aktif low( ditandai dengan bulatan) maka dapat memberi inputan 0 atau dihubungkan ke ground untuk mengaktifkannya, namun apabila kaki resetnya berlogika high maka dapat memberi logika 1 atau dihubungkan ke VCC untuk mengaktifkannya. Kondisi Reset ini dapat juga di aktifkan dengan memberikan logika 0 pada kaki J dan logika 1 pada kaki K dengan syarat kaki R dan S nya harus dalam keadaan tidak aktif.
- Kondisi Toggle; dapat dibentuk dengan memberi logika 1 pada kaki J dan K dan kaki CLK harus dihubungkan dengan DCLOK, dengan syarat kaki R dan S harus dalam keadaan tidak aktif.
- Kondisi Tetap/Not Change; dapat dibentuk dengan memberika logika 0 pada kaki J dan K dan kaki R dan S harus dalam keadaan mati, dengan syarat harus ada kondisi sebelumnya yaitu kondisi Set atau Reset.
D flip-flop merupakan rangkaian elektronika yang dibuat dengan menggunakan rangkaian R-S flip-flop, perbedaanya terletak pada kaki inputannya, di mana pada kaki R dihubungkan dengan kaki S dan diberi gerbang NOT, kaki ini menjadi kaki D. D flip-flop memiliki 2 kondisi yaitu Set(1,0) dan Reset(0,1).
- Kodisi Set; dapat dibentuk dengan mengaktifkan kaki set; apabila kaki setnya aktif low( ditandai dengan bulatan) maka dapat memberi inputan 0 atau dihubungkan ke ground untuk mengaktifkannya, namun apabila kaki setnya berlogika high maka dapat memberi logika 1 atau dihubungkan ke VCC untuk mengaktifkannya. Kondisi Set ini dapat juga di aktifkan dengan memberikan logika 1 pada kaki D dan kaki CLK harus dihubugkan dengan DCLOK dengan syarat kaki R dan S nya harus dalam keadaan tidak aktif.
- Kondisi Reset; dapat dibentuk dengan mengaktifkan kaki reset; apabila kaki resetnya aktif low( ditandai dengan bulatan) maka dapat memberi inputan 0 atau dihubungkan ke ground untuk mengaktifkannya, namun apabila kaki resetnya berlogika high maka dapat memberi logika 1 atau dihubungkan ke VCC untuk mengaktifkannya. Kondisi Reset ini dapat juga di aktifkan dengan memberikan logika 0 pada kaki D dan kaki CLK harus dihubugkan dengan DCLOK dengan syarat kaki R dan S nya harus dalam keadaan tidak aktif.
File Rangkaian Proteus [ Download ]
File Gambar Rangkaian [ Download ]
File datasheet 74LS112 [ Download ]
File datasheet 7474 [ Download ]
